留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于SoC的导航接收机闭环跟踪环路设计与实现

薛志芹 刘坤 李立广

薛志芹, 刘坤, 李立广. 基于SoC的导航接收机闭环跟踪环路设计与实现[J]. 全球定位系统, 2021, 46(3): 72-77, 103. doi: 10.12265/j.gnss.2020121402
引用本文: 薛志芹, 刘坤, 李立广. 基于SoC的导航接收机闭环跟踪环路设计与实现[J]. 全球定位系统, 2021, 46(3): 72-77, 103. doi: 10.12265/j.gnss.2020121402
XUE Zhiqin, LIU Kun, LI Liguang. Design and implementation of closed tracking loop of navigation receiver based on SoC[J]. GNSS World of China, 2021, 46(3): 72-77, 103. doi: 10.12265/j.gnss.2020121402
Citation: XUE Zhiqin, LIU Kun, LI Liguang. Design and implementation of closed tracking loop of navigation receiver based on SoC[J]. GNSS World of China, 2021, 46(3): 72-77, 103. doi: 10.12265/j.gnss.2020121402

基于SoC的导航接收机闭环跟踪环路设计与实现

doi: 10.12265/j.gnss.2020121402
详细信息
    作者简介:

    薛志芹:(1988—),女,硕士,研究方向为卫星导航基带信号处理

    刘坤:(1987—),男,硕士,研究方向为卫星导航接收机总体设计

    李立广:(1980—),男,研究方向为通信导航装备质量监督检验

    通讯作者:

    薛志芹 E-mail:xuezhiqin_celery@163.com

  • 中图分类号: P228.4;TN967.1

Design and implementation of closed tracking loop of navigation receiver based on SoC

  • 摘要: 在传统基于FPGA+DSP架构的导航接收机中,跟踪模块处于开环处理模式,存在实时性和可靠性差的问题,同时现场可编程逻辑门阵列(FPGA)和数字信号处理(DSP)之间大量的数据通信导致了IO资源和功耗的增加. 基于片上系统(SoC)架构提出了一种卫星导航接收机的闭环跟踪环路方案,整个跟踪处理过程在FPGA内实现了完整的闭环处理,有效地解决了开环跟踪存在的问题,极大地减少了FPGA与CPU之间的数据通信量. 此外,所有跟踪通道通过时、分复用的方式共用一个跟踪环路处理模块,有效节约了硬件资源,降低了成本,为小型化、低功耗卫星导航芯片的设计与发展奠定了基础.

     

  • 图  1  SoC总体架构

    图  2  导航接收机闭环跟踪环路方案

    图  3  导航接收机相关器模块

    图  4  通道仲裁时序图

    图  5  极限情况下环路处理请求响应示意图

    图  6  通用串行环路处理状态跳转示意图

    图  7  累加量仿真结果

    图  8  环路滤波仿真结果

    图  9  CNR估计结果

    图  10  动态仿真环境下的累加量结果

    图  11  动态仿真环境下的环路滤波器结果

  • [1] 卢鋆, 张弓, 陈谷仓, 等. 卫星导航系统发展现状及前景展望[J]. 航天器工程, 2020, 29(4): 1-10. DOI: 10.3969/j.issn.1673-8748.2020.04.001
    [2] 张荣兵, 黄喆, 孙树杰, 等. 一种卫星导航SoC芯片系统级仿真设计方法[J]. 遥测遥控, 2017, 38(6): 54-60. DOI: 10.3969/j.issn.2095-1000.2017.06.010
    [3] 顾睿文, 黄仰博, 苏映雪, 等. 基于FPGA的导航接收机跟踪环路设计与实现[J]. 全球定位系统, 2014, 39(5): 55-58, 63.
    [4] 王家燃. 基于SoCFPGA的GPS/BDS接收机设计与实现[D]. 广州: 广东工业大学, 2017.
    [5] 廖梦新. 卫星导航SoC设计验证平台的研究与实现[D]. 上海: 上海交通大学, 2011.
    [6] 刘宁, 马洪涛, 王晓君. ARM+FPGA的双模导航接收机硬件平台设计[J]. 单片机与嵌入式系统应用, 2017, 17(4): 21-23.
    [7] 林广栋, 马宏星, 朱家兵, 等. 一款BD2/GPS双模导航芯片SoC子系统设计方案[J]. 单片机与嵌入式系统应用, 2018, 18(3): 59-63.
    [8] 谢钢. GPS原理与接收机设计[M]. 北京: 电子工业出版社, 2009.
    [9] 刘征岳, 赵秋明. 北斗接收机载波跟踪环设计与实现[J]. 计算机工程与设计, 2014, 35(3): 846-851.
    [10] KOKKONEN M, PIETILA S. A new bit synchronization method for a GPS receiver[C]// Position Location and Navigation Symposium,IEEE, 2002. DOI: 10.1109/PLANS.2002.998893
    [11] GROVES P D. GPS signal-to-noise measurement in weak signal and high-interference environments[J]. Navigation, 2005, 52(2): 83-94. DOI: 10.1002/j.2161-4296.2005.tb01734.x
  • 加载中
图(11)
计量
  • 文章访问数:  345
  • HTML全文浏览量:  149
  • PDF下载量:  27
  • 被引次数: 0
出版历程
  • 收稿日期:  2020-12-14
  • 网络出版日期:  2021-06-28
  • 刊出日期:  2021-06-30

目录

    /

    返回文章
    返回